2024.10.16 新聞公告
Exynos W1000是第一個用於一般消費性產品採用GAA架構的微處理器,到底這新的架構與目前主流的鰭式架構有甚麼差異?讓我們利用最先進的TEM與分析技術解開它的神秘面紗。
進行分析的位置是每個微處理器都會有的6T-SRAM區域,圖4左側大圖是6T-SRAM的平面穿透式電子顯微鏡(PVTEM)照片,6T-SRAM是由六個電晶體所構成,包含兩個PMOS與四個NMOS,其記憶體單元由綠色虛線方框標示,藉由EDS mapping分析(圖4右側小圖),可以獲得組成元素的分佈圖,並由分析的結果顯示,三星新一代的GAA架構並未出現有別於先前三星FinFET 4nm鰭式架構的新元素。
圖4:左側大圖為6T-SRAM平面STEM圖,單位胞由綠色虛線方框標示,I, II, III, IV分別為XTEM的分析方向,I方向為Along Gate,II方向為Along S/D,III方向為Along N-GAA,IV方向為Along P-GAA,右側小圖為左側大圖各個元素的EDS Mapping分析結果。
由於GAA架構較為複雜,平面加上截面觀察才能完全顯現其3D結構,因此我們分別在四個方向(圖4左側大圖內以I、II、III、IV標示)以截面穿透式電子顯微鏡(XTEM)分析GAA架構的細節。
圖5為這四個方向的XTEM照片,由圖5I可以清楚的看到無論是P-Fin或是N-Fin上方都有三個通道,通道側邊可以由圖5III & IV觀察到通道四方完全被閘極所環繞,這與先前發表的三星鰭式架構TEM照片有很大的差異。
圖5:XTEM圖,分析方向為沿著圖4左側大圖所標示的四個方向,黃色劍號標示為P-Fin位置。
通道的數量與截面積都是決定電晶體在作動時能夠乘載多大電流的關鍵參數,由高解析的TEM照片(圖6)可以獲得更多GAA架構細節,圖6a與c清楚地顯示P-Fin與N-Fin在I方向(Along gate)上的通道截面積有明顯的差異,N-Fin上的通道截面積明顯比P-Fin上的通道截面積大,而由III (Along N-GAA,圖6b)與IV(Along P-GAA,圖6d)方向的TEM照片結果顯示,P-Fin與N-Fin上的通道側邊面積大小並沒有明顯差異;表1整理與通道相關的關鍵尺寸。
圖6:(a & c)分別是PMOS與NMOS沿著I方向在通道位置的TEM放大圖,W & H定義為通道寬度與高度的關鍵尺寸;(b) PMOS沿著IV方向在通道側壁位置的TEM放大圖;(d) NMOS沿著III方向在通道側壁位置的TEM放大圖。
表1:通道關鍵尺寸量測表,量測位置標示於圖6a。
由PVTEM與XTEM照片可以清楚知道,相較於鰭式架構,GAA架構在製程上的複雜度與困難度都高出許多,也導入了多項新的製程,包含磊晶成長(SiGe/Si epitaxy;S/D epitaxy)、蝕刻(Fin reveal、cavity etch、NW release)…等等。由於製程節點已來到只有數奈米級,為了讓電晶體能夠發揮最佳效能,製程要求的規格已經到了原子級的嚴謹程度,多一排或少一排原子最後都會造成電晶體在效能上的差異或甚至失效。
以電晶體最重要的電性參數之一——「臨界電壓」(Threshold voltage;Vth)為例,臨界電壓是閘極控制通道電流開(“1”)與關(“0”)的關鍵,實務上,臨界電壓越小越好,臨界電壓的大小與閘極/通道之間功函數(Work function)的差異有正相關,而功函數的差異與材料的特性與堆疊品質有關。為了精準地控制功函數的差異,閘極/介電層/通道堆疊結構的介面平整度就扮演了相當重要的角色,由圖7左側大圖可以清楚看到GAA堆疊與介面平整度的狀況,右側小圖為部分元素的EDS Mapping,可以了解高介電材料與閘極的組成元素的分佈狀況。
圖7:左側大圖為NMOS沿著III方向在通道側壁位置的高解析TEM圖,右側較小倍率的小圖為其中四個元素(N, Hf, Ti, Al)的EDS Mapping分析結果。
綜合上述的結果與說明可知,製程技術的創新是推進電晶體架構不斷演進的底氣,也是晶片整體效能能夠持續提升重要的驅動力,GAA並不會是電晶體架構的終點;因應越趨複雜的製程架構、多樣的材料以及原子等級的結構尺寸,材料分析也必須與時俱進,以獲得精準的實驗結果。